16 路并行 $$e^x$$ 核心算子

交付物： `exp_sfu_top.v` 及底层 4 级流水线子模块

核心算法： 非均匀分段线性逼近 (NPLA)

目标频率： 400 MHz (Xilinx 7-Series / UltraScale 架构)

第一节：模块 I/O 定义与集成配置

本模块采用标准的弹性流水线（Elastic Pipeline）设计，全面支持 **Valid-Ready 握手协议**。

1.1 顶层接口信号表 (`exp_sfu_top.v`)

信号名称	方向	位宽	数据格式 / 说明	典型配置与使用方法
i_clk	Input	1	-	**系统时钟**。建议运行频率 333MHz - 400MHz。
i_rst_n	Input	1	-	**异步复位，低电平有效**。需在时钟稳定后释放。
i_valid	Input	1	握手控制	**输入有效**。拉高表示 i_data_bus 数据有效。
o_ready	Output	1	握手控制	**本模块就绪**。为 1 时允许上游灌入新数据；为 0 时上游需保持数据不动。
i_data_bus	Input	256	16 $\times$ 16-bit (**Q4.12**)	**16 路并行输入数据**。有符号定点数，取值范围 $[-8.0, 0]$。上游需在输入前完成到 Q4.12 的量化截断。
o_valid	Output	1	握手控制	**输出有效**。拉高表示 o_data_bus 上的计算结果已就绪。
i_ready	Input	1	握手控制	**下游就绪**。下游发生反压时拉低，本模块将自动锁死各级流水线寄存器，防止数据覆盖。
o_data_bus	Output	256	16 $\times$ 16-bit (**UQ1.15**)	**16 路并行输出结果**。无符号定点数，取值范围 $[0, 1.0]$。包含自动正负向饱和截断逻辑。

1.2 旁路信号（Sideband Signals）外挂配置指南

由于本模块专注于极限算力提取，内部为纯 Data Path。根据系统设计规范（如需透传 `qid`，`kvid`，`last` 等控制信息）：

- **Latency 匹配**：本模块从 `i_valid` 握手成功到 `o_valid` 吐出数据，**固定存在 4 拍（Cycles）的硬件流水延迟**。

- **外挂建议**：请在例化本模块的 Wrapper 层，为旁路信号配置一个 **深度为 4 的移位寄存器（Shift Register）**。该移位寄存器的 Enable 使能端需与本模块内部流水线的推进条件（`ena_stg`）保持一致，以确保数据流与控制流严格对齐。

第二节：代码架构与模块功能解析

本 IP 采用“1 个顶层控制 + 16 路独立 Lane”的并行展开架构。为达到 400MHz 高频，内部单一计算 Lane 被深度切分为 **4 级流水线 (Stage 1 ~ Stage 4)**。

2.1 顶层控制模块 (`exp_sfu_top.v`)

- **弹性反压网络**：模块内部构建了从后向前的 `allow_in` 反压传导链。当 `i_ready` 变低时，反压信号会在单拍内逐级截断 `ena_stg1` 至 `ena_stg4`，对 DSP 与 LUT 寄存器实现 Clock Enable (CE) 级别的时序锁死，完美支持“气泡坍缩”与数据无损停顿。
- **向量拆包拼装**：通过 `generate` 语句例化 16 个 Lane，将 256-bit 总线解复用为 16 路独立的 16-bit 通道，计算完成后再打包输出。

2.2 Stage 1: 区间索引匹配 (`exp_lane_stg1.v`)

- **功能**：接收 Q4.12 格式的输入 x，利用并行比较器树判断 x 落入的 NPLA 逼近区间（共 32 段）。
- **输出**：生成 5-bit 的区间索引号 `idx`，以及针对极限异常值的 `underflow_flag`（当 $x < -8.0$ 时触发）。

2.3 Stage 2: 参数查表 (`exp_lane_stg2.v`)

- **功能**：根据 Stage 1 传入的 `idx`，从纯组合逻辑 LUT 中检索对应区间的斜率 a 与截距 b。
- **格式**：输出的 a 与 b 均为 16-bit 的 Q2.14 格式有符号定点数。

2.4 Stage 3: DSP 高频乘法级 (`exp_lane_stg3.v`)

- **功能**：执行核心的 $a \times x$ 操作。
- **高频优化**：利用 `(* use_dsp = "yes" *)` 综合属性，将运算强制推入 FPGA 的 DSP48 硬核。其输出寄存器直接使用 DSP 内部的 MREG，彻底打断乘法器后的长逻辑连线。输出为 32-bit 的 Q6.26 中间格式。

2.5 Stage 4: 补偿、舍入与饱和截断 (`exp_lane_stg4.v`)

- **功能**：执行 $(a \times x) + b$ 加法操作，并输出最终 UQ1.15 结果。
- **高频优化**：

- **舍入逻辑**：弃用高延迟的“向偶数舍入 (RNE)”，采用**恒定偏移舍入**（在加法阶段预加 1024，即 $0.5 \times LSB$），随后直接截断，在 2.5ns 内完成进位与定点化。
- **饱和逻辑**：内置硬件保护机制，结果 ≥ 1.0 强制输出 `16'h8000`；运算溢出或触发 underflow 强制输出 `16'h0000`。

第三节：性能评估报告 (Performance Metrics)

评估维度	指标结果	详细说明
最高运行频率 (F_{max})	**≥ 400 MHz**	时钟约束 2.500ns 达成收敛 (WNS = +0.173 ns, WHS 0 Failing Endpoints)。
单拍吞吐量 (Throughput)	**16 Data / Cycle**	在无反压状态下，单拍完成 256-bit 数据读写，可实 运行。
流水线延迟 (Latency)	**4 Cycles**	数据输入到输出的固定硬件节拍数。
计算精度 (Max Error)	**3.41×10^{-4}**	经 800 组随机浮点数据交叉比对，最大绝对误差极低 Transformer Attention 层需求。






```
=====================================
总吞吐量:    800 个数据 (耗时仅 ~53 时钟周期)
最大绝对误差: 0.000341
平均绝对误差: 0.000142
误差标准差:    0.000076
=====================================
```

16 路并行 e^x 核心算子